Este incremento permitirá obtener hasta un 50% más de rendimiento o mejorar un 70% la eficiencia energética
El nuevo desarrollo integra cerca de 100.000 millones de transistores en un chip del tamaño de una uña, prácticamente el doble de la densidad alcanzada por el chip de 2 nanómetros que IBM presentó en 2021. Según la compañía, este incremento permitirá obtener hasta un 50% más de rendimiento o mejorar un 70% la eficiencia energética respecto a su generación anterior, unas cifras que podrían resultar determinantes para futuras cargas de trabajo de inteligencia artificial, computación en la nube y centros de datos.
El elemento diferencial del nuevo chip se centra en la reducción del tamaño de fabricación, ya que IBM ha desarrollado una arquitectura completamente nueva denominada nanostack, que abandona el diseño plano tradicional para apilar verticalmente varias capas de transistores mediante integración secuencial en tres dimensiones. Este planteamiento permite aumentar la densidad de integración sin depender exclusivamente de una reducción física del tamaño de cada transistor. Además, cada una de las capas puede utilizar materiales diferentes, lo que facilita optimizar de forma independiente el rendimiento y el consumo energético de cada nivel del chip.
La compañía explica que esta arquitectura representa un paso más allá de la tecnología de nanohojas, considerada actualmente el estado del arte de la industria y desarrollada originalmente por la propia IBM. Asimismo, asegura haber validado experimentalmente el funcionamiento de nanostack mediante diferentes pruebas sobre integración CMOS, doble canal y circuitos funcionales, lo que confirma que la arquitectura puede utilizarse para realizar operaciones de cálculo reales.
El nuevo diseño responde a una necesidad cada vez más evidente dentro del sector tecnológico. A medida que aumentan los modelos de inteligencia artificial y las aplicaciones de computación intensiva, la industria necesita incrementar la capacidad de cálculo sin disparar el consumo energético de los centros de datos.
En este sentido, IBM también ha presentado una investigación en la conferencia VLSI 2026 donde demuestra que la arquitectura nanostack permite reducir hasta un 40% el área ocupada por la memoria SRAM, uno de los componentes fundamentales de cualquier procesador moderno. Esta mejora abre la puerta a diseñar chips más compactos y eficientes, especialmente orientados a cargas de trabajo de inteligencia artificial que requieren un elevado ancho de banda de memoria.
Según ha explicado Jay Gambetta, director de IBM Research e IBM Fellow, "el último avance de IBM en materia de chips marca un hito en la informática, llevando la tecnología más allá de la era de los nanómetros hasta la escala de los átomos". El directivo ha añadido que "con nuestra nueva arquitectura nanostack, no solo estamos fabricando transistores más pequeños, sino que estamos reinventando la forma en que se construyen los chips para ofrecer una potencia y una eficiencia energética considerablemente mayores".
Aunque los nodos tecnológicos actuales ya no representan una dimensión física exacta de los transistores, el desarrollo de IBM demuestra que todavía existe margen para continuar la evolución de los procesos de fabricación por debajo de un nanómetro. La compañía considera que la arquitectura nanostack permitirá mantener el escalado tecnológico durante, al menos, la próxima década.
El proyecto se desarrolla en el centro de investigación de semiconductores que IBM mantiene en Albany (Nueva York), donde la empresa trabaja junto a socios como ASML, Lam Research, Tokyo Electron y SCREEN Semiconductor Solutions en nuevas técnicas de fabricación basadas en litografía ultravioleta extrema de alta apertura numérica (High NA EUV), que permitirá imprimir circuitos con una precisión superior y será uno de los pilares para la producción de futuras generaciones de chips.
Además, IBM ha anunciado recientemente la creación de Anderon, una nueva compañía especializada en fabricación de obleas para computación cuántica, con la que pretende reforzar el ecosistema estadounidense de semiconductores avanzados.