IBM ha anunciado en su conferencia anual Quantum Developer Conference nuevos hitos en su estrategia para lograr ventaja cuántica antes de 2026 y alcanzar la computación cuántica tolerante a fallos en 2029.
El protagonista del anuncio es IBM Quantum Nighthawk, el procesador cuántico más avanzado desarrollado por la compañía hasta la fecha. Su arquitectura incorpora 120 qubits conectados mediante 218 acopladores ajustables que enlazan cada qubit con sus cuatro vecinos en una disposición de malla cuadrada. Esta conectividad, un 20% superior respecto al anterior chip Heron, permitirá ejecutar circuitos un 30% más complejos manteniendo bajos niveles de error.
IBM prevé entregar los primeros procesadores a sus usuarios antes de que finalice 2025
Nighthawk está diseñado para alcanzar la ventaja cuántica, el punto en el que un ordenador cuántico puede resolver problemas imposibles para la computación clásica. IBM prevé entregar los primeros procesadores a sus usuarios antes de que finalice 2025, y calcula que futuras versiones podrán manejar hasta 15.000 operaciones de dos qubits en 2028, con más de 1.000 qubits interconectados mediante acopladores de largo alcance.
En paralelo, la compañía ha lanzado un quantum advantage tracker, una herramienta abierta desarrollada junto con Algorithmiq, el Flatiron Institute y BlueQubit, que permitirá a la comunidad científica seguir y verificar los avances hacia la ventaja cuántica en tiempo real. Este sistema evalúa experimentos en tres ámbitos: estimación de observables, problemas variacionales y tareas con verificación clásica eficiente.
Qiskit: el software cuántico se integra con los sistemas HPC
El avance en hardware viene acompañado de mejoras significativas en Qiskit, el entorno de programación cuántica desarrollado por IBM. La compañía ha ampliado las capacidades de los circuitos dinámicos, logrando un aumento del 24% en la precisión de las operaciones con más de 100 qubits.
IBM está introduciendo un nuevo modelo de ejecución con una interfaz C-API que permite integrar la computación cuántica en entornos de alta computación
Además, IBM está introduciendo un nuevo modelo de ejecución con una interfaz C-API que permite integrar la computación cuántica en entornos de alta computación (HPC), combinando los recursos cuánticos y clásicos para mitigar errores de forma más eficiente. Según la compañía, esta optimización reduce en más de cien veces el coste de obtener resultados precisos.
En este sentido, IBM prevé extender Qiskit con bibliotecas de cálculo cuántico aplicadas al aprendizaje automático y la simulación química antes de 2027, con el objetivo de resolver ecuaciones diferenciales y problemas de física cuántica que siguen fuera del alcance de los sistemas convencionales.
Loon, los cimientos de la computación cuántica tolerante a fallos
El segundo gran anuncio es IBM Quantum Loon, un procesador experimental que reúne todos los elementos necesarios para construir ordenadores cuánticos tolerantes a fallos. Este chip implementa una nueva arquitectura destinada a optimizar la corrección de errores cuánticos, un desafío esencial para lograr cálculos fiables en sistemas de gran escala.
Loon introduce capas de enrutamiento de baja pérdida que conectan físicamente qubits distantes dentro del mismo chip, además de tecnologías que permiten reiniciar qubits entre cálculos, mejorando la eficiencia operativa.
IBM también ha demostrado la capacidad de decodificar errores en tiempo real (menos de 480 nanosegundos) mediante hardware clásico empleando códigos qLDPC. Este logro, alcanzado un año antes de lo previsto, constituye una pieza fundamental en el desarrollo de procesadores cuánticos robustos y escalables.
Para sostener estos avances, IBM ha trasladado la fabricación principal de sus procesadores cuánticos a una planta de 300 milímetros en el Albany NanoTech Complex (Nueva York, Estados Unidos). Esta instalación de última generación, equipada con herramientas de semiconductores avanzadas, permite a la compañía duplicar la velocidad de desarrollo, multiplicar por diez la complejidad física de sus chips y probar diseños en paralelo, acelerando su curva de innovación.
Si (
No(
