ASML y TSMC han puesto en marcha una iniciativa conjunta para desarrollar fotomáscaras de 12 pulgadas destinadas a la próxima generación de sistemas de litografía High NA EUV.
El cambio pretende eliminar una de las limitaciones que afronta esta tecnología para fabricar chips de gran tamaño, especialmente relevantes en centros de datos y aplicaciones de inteligencia artificial.
Los equipos de litografía de ASML proyectan sobre obleas de silicio los patrones contenidos en una máscara para fabricar los circuitos. Los actuales sistemas de ultravioleta extremo (EUV) permiten producir chips de hasta aproximadamente 800 milímetros cuadrados, un límite al que se aproximan diseños de compañías como Nvidia y Google.
High NA EUV permite imprimir características todavía más pequeñas, pero el formato actual de las máscaras limita el tamaño que puede alcanzarse. Intel ya utiliza esta nueva generación de equipos para fabricar chips destinados a ordenadores portátiles, aunque la tecnología todavía no se emplea en producción de gran volumen en TSMC o Samsung.
Máscaras de 12 pulgadas para explotar High NA EUV
ASML y TSMC plantean ahora sustituir progresivamente las máscaras actuales de seis pulgadas por otras de 12 pulgadas. High NA EUV comenzará su implantación industrial con el formato actual, pero el salto posterior permitirá aumentar la productividad de los escáneres, reducir los costes de fabricación y eliminar las restricciones asociadas al stitching, la técnica necesaria para unir distintas exposiciones.
“Esperamos que la adopción de High NA EUV aumente progresivamente a lo largo de la hoja de ruta de escalado de dispositivos”, explica Christophe Fouquet, presidente y CEO de ASML. Según el directivo, las máscaras de 12 pulgadas permitirán “una mayor productividad de los escáneres” y ayudarán a responder a la demanda de chips “más pequeños, rápidos y energéticamente eficientes”. ASML calcula que el nuevo formato podría elevar un 40% la productividad de estos sistemas, según ha explicado su director de tecnología, Marco Pieters.
El calendario, sin embargo, sitúa el cambio en la próxima década. La iniciativa prevé establecer una línea piloto para máscaras de 12 pulgadas en 2031 y alcanzar la preparación completa de los sistemas de litografía para producción de nodos avanzados en 2033.
Antes de ese salto, los fabricantes comenzarán a introducir High NA EUV con las máscaras actuales. TSMC prevé utilizar la tecnología de ASML en fabricación de gran volumen de nodos avanzados desde 2030. Además, espera que aumente el número de capas que requieran High NA conforme evolucionen las arquitecturas de transistores, en especial por la complejidad de los chips destinados a inteligencia artificial.
Samsung, por su parte, planea introducir High NA EUV en la producción masiva de memoria DRAM en 2028. SK Hynix también apunta a 2028 para aplicar estos procesos a la fabricación en volumen de DRAM y evalúa su participación en el consorcio para adoptar las máscaras de 12 pulgadas.
“Cuando la industria trabaja junta para resolver problemas complejos, se abren posibilidades que ninguna empresa podría alcanzar por sí sola”
La iniciativa de ASML y TSMC pretende incorporar también a fabricantes de semiconductores, proveedores de máscaras y otras compañías de la cadena de suministro. Ambas empresas aseguran que varios actores del ecosistema ya han expresado interés en participar. “Cuando la industria trabaja junta para resolver problemas complejos, se abren posibilidades que ninguna empresa podría alcanzar por sí sola”, señala C.C. Wei, presidente y CEO de TSMC.
El proyecto busca así preparar la infraestructura necesaria para que High NA EUV evolucione desde su actual introducción industrial hacia la fabricación masiva de las próximas generaciones de chips avanzados, con la inteligencia artificial como uno de los principales factores que elevarán sus exigencias técnicas.
Si (
No(
